XC2C256-7TQG144C QFP144 xilinx chips 1.8V Quantità di input-output 118 FLASH PLD IC elettronicu

Attributi di u produttu

Segnala Errore di Informazione di u Produttu

Vede simile

Documenti & Media

Classificazioni Ambientali è Export

 Un dispositivu logicu programabile cumplessu (CPLD) hè un dispositivu logicu cù arrays AND / OR completamente programabili è macrocellule.Macrocell sò i blocchi di custruzzione principali di un CPLD, chì cuntenenu operazioni logiche cumplesse è logica per implementà espressioni di forma normale disjunctive.E / OR arrays sò cumplettamente riprogrammabili è rispunsevuli di eseguisce diverse funzioni logiche.Macrocell pò ancu esse definitu cum'è blocchi funziunali rispunsevuli di eseguisce una logica sequenziale o cumminatoria.

 Un dispositivu logicu programabile cumplessu hè un pruduttu innovativu cumparatu cù i dispositi logici precedenti cum'è arrays logic programmable (PLA) è Programmable Array Logic (PAL).I dispositi lògichi prima ùn eranu micca programabili, cusì a logica hè stata custruita cumminendu parechje chips logici.Un CPLD hà una cumplessità trà PAL è array di porta programmabile in campu (FPGA).Hà ancu e caratteristiche architettoniche di PAL è FPGA.A principal diferenza architettonica trà un CPLD è FPGA hè chì i FPGA sò basati nantu à e tabelle di ricerca, mentre chì i CPLD sò basati nantu à u mare di porte.

E caratteristiche cumuni di CPLD è FPGA sò chì tutti dui anu un gran numaru di porte è disposizioni flessibili per a logica.Mentre chì e caratteristiche cumuni trà CPLD è PAL includenu memoria di cunfigurazione non volatile.I CPLD sò i capimachja in u mercatu di i dispositi logici programmabili, avè parechji vantaghji cum'è a prugrammazione avanzata, low cost, essendu micca volatile è faciule d'utilizà.

 ADispositivu logicu cumplessu programmable(CPLD) hè adispusitivu logica programmablecù cumplessità trà quellu diPALèFPGA, è e caratteristiche architettoniche di i dui.U bloccu principale di u CPLD hè amacrocellule, chì cuntene l'implementazione logicaforma normale disjunctiveespressioni è operazioni logiche più specializate.

caratteristiche[edità]

Alcune di e funziunalità CPLD sò in cumunuPAL:

• Memoria di cunfigurazione non volatile.A cuntrariu di parechji FPGA, una cunfigurazione esternaROMùn hè micca necessariu, è u CPLD pò funziunà immediatamente à l'iniziu di u sistema.
• Per parechji dispositi CPLD legacy, u routing limita a maiò parte di i blocchi logici per avè segnali di input è output cunnessi à pin esterni, riducendu l'opportunità per u almacenamentu di u statu internu è una logica profondamente stratificata.Di solitu ùn hè micca un fattore per CPLD più grande è famiglie di prudutti CPLD più recenti.

Altre caratteristiche sò in cumunu cùFPGA:

• Un gran numaru di porte dispunibili.I CPLD sò tipicamente l'equivalenti di millaie à decine di millaieporte logiche, chì permette l'implementazione di i dispositi di trattamentu di dati moderatamente complicati.I PAL sò tipicamente uni pochi di centinaie di equivalenti di porta à u massimu, mentre chì i FPGA tipicamente varienu da decine di millaie à parechji milioni.
• Alcune disposizioni per a logica più flexible chìsumma di u pruduttuespressioni, cumpresi percorsi di feedback complicati trà e macrocellule, è logica specializata per implementà diverse funzioni cumuni, cum'èinteru aritmetica.

A diferenza più notevuli trà un grande CPLD è un picculu FPGA hè a presenza di memoria non volatile in u chip in u CPLD, chì permette à i CPLD di esse usatu per "caricatore di boot"funzioni, prima di trasmette u cuntrollu à altri dispositi chì ùn anu micca u so propiu almacenamentu di prugramma permanente.Un bon esempiu hè induve un CPLD hè utilizatu per carricà dati di cunfigurazione per una FPGA da a memoria non volatile.^[1]

distinzioni [edità]

I CPLD eranu un passu evolutivu da i dispositi ancu più chjuchi chì li precedevanu,PLA(prima speditu daSignetica), èPAL.Questi à u turnu eranu preceduti dalogica standardi prudutti, chì ùn offrenu micca programabilità è sò stati usati per custruisce funzioni logiche cablando fisicamente parechji chips logichi standard (o centinaie di elli) inseme (in solitu cù cablaggi nantu à un circuitu stampatu o schede, ma à volte, soprattuttu per prototipu, utilizenduavvolgimentu di filucablaggio).

A distinzione principale trà l'architetture di u dispositivu FPGA è CPLD hè chì i CPLD sò basati internamentetabelle di ricerca(LUT) mentre l'FPGA usanublocchi logici.