(Novu è Originale) In magazzino 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Attributi di u produttu

 Array di porta programmabile in u campu

 Aarray di porta programmabile in campu(FPGA) hè uncircuit integratucuncepitu per esse cunfiguratu da un cliente o un designer dopu a fabricazione - da quì u terminuprogrammable in u campu.A cunfigurazione FPGA hè generalmente specificata cù alingua di descrizzione di hardware(HDL), simile à quellu utilizatu per uncircuit integratu specificu per l'applicazione(ASIC).Schemi di circuitusò stati utilizati prima per specificà a cunfigurazione, ma questu hè sempre più raru per via di l'avventu diautomatizazione di u disignu elettronicuarnesi.

I FPGA cuntenenu una serie diprogrammable blocchi logici, è una ghjerarchia di interconnessioni riconfigurabili chì permettenu i blocchi per esse cablati inseme.I blocchi logici ponu esse cunfigurati per fà cumplessufunzioni cumminazzioni, o agisce cum'è simpliceporte logichecum'èÈèXOR.In a maiò parte di FPGA, i blocchi logici includenu ancuelementi di memoria, chì pò esse simpliceflip-flopso blocchi più cumpleti di memoria.^[1]Parechji FPGA ponu esse riprogrammati per implementà diversefunzioni logiche, chì permette flessibilitàl'informatica ricunfigurabilecum'è realizatu inprugrammu urdinatore.

I FPGA anu un rolu notevuli insistema integratuu sviluppu per via di a so capacità di inizià u sviluppu di u software di u sistema simultaneamente cù l'hardware, permette simulazioni di u rendiment di u sistema in una fase assai iniziale di u sviluppu, è permette diverse prove di u sistema è iterazioni di cuncepimentu prima di finalizà l'architettura di u sistema.^[2]

Storia[edità]

L'industria FPGA hè spuntata damemoria programmabile di sola lettura(PROM) èdispusitivi logica programmable(PLD).I PROM è i PLD anu avutu l'opzione di esse programati in batch in una fabbrica o in u campu (programmable in campu).^[3]

Alterahè stata fundata in u 1983 è hà furnitu u primu dispositivu logicu riprogrammable di l'industria in u 1984 - l'EP300 - chì presentava una finestra di quartz in u pacchettu chì permetteva à l'utilizatori di brillà una lampada ultravioletta nantu à a fustella per sguassà uEPROMcellule chì cuntenenu a cunfigurazione di u dispusitivu.^[4]

Xilinxpruduciutu u primu cumerciu viable campu-programmablearray di portain u 1985^[3]- u XC2064.^[5]U XC2064 hà avutu porte programmable è interconnessioni programmable trà e porte, l'iniziu di una nova tecnulugia è u mercatu.^[6]L'XC2064 avia 64 blocchi logici configurabili (CLB), cù dui trè input.tabelle di ricerca(LUT).^[7]

In u 1987, uCentru di Guerra di Superficia Navalefinanziatu un esperimentu prupostu da Steve Casselman per sviluppà un computer chì implementava 600 000 porte reprogrammable.Casselman hà successu è una patente ligata à u sistema hè stata publicata in u 1992.^[3]

Altera è Xilinx cuntinuavanu senza sfida è crescenu rapidamente da u 1985 à a mità di l'anni 1990 quandu i cuncurrenti spuntavanu, erodendu una parte significativa di a so parte di u mercatu.In u 1993, Actel (oraMicrosemi) serve circa 18 per centu di u mercatu.^[6]

L'anni 1990 eranu un periodu di crescita rapida per i FPGA, sia in a sofisticazione di u circuitu sia in u voluminu di produzzione.À l'iniziu di l'anni 1990, i FPGA sò stati utilizati principalmente intelecomunicazioniènetworking.À a fine di u decenniu, i FPGA anu truvatu u so modu in l'applicazioni di cunsumatori, automobilistici è industriali.^[8]

In 2013, Altera (31 per centu), Actel (10 per centu) è Xilinx (36 per centu) inseme rapprisentanu circa 77 per centu di u mercatu FPGA.^[9]

L'imprese cum'è Microsoft anu cuminciatu à aduprà FPGA per accelerà sistemi d'alta prestazione è intensivi di calculu (cum'è ucentri di datichì operanu i soBing search engine), per via diprestazione per wattFPGA offre un vantaghju.^[10]Microsoft hà cuminciatu à aduprà FPGA peracceleràBing in 2014, è in 2018 hà cuminciatu à implementà FPGA in altri carichi di travagliu di u centru di dati per i soAzure cloud computingpiattaforma.^[11]

I seguenti timelines indicanu u prugressu in diversi aspetti di u disignu FPGA:

Gates

• 1987: 9 000 porte, Xilinx^[6]
• 1992: 600 000, Dipartimentu di Guerra di Superficia Navale^[3]
• A principiu di l'anni 2000: milioni^[8]
• 2013: 50 milioni, Xilinx^[12]

Dimensione di u mercatu

• 1985: Primu FPGA cummerciale: Xilinx XC2064^[5][6]
• 1987: $ 14 milioni^[6]
• c.1993: > $ 385 milioni^{[6][verificazione falluta]}
• 2005: $ 1,9 miliardi^[13]
• Estimi di 2010: $ 2,75 miliardi^[13]
• 2013: $ 5,4 miliardi^[14]
• Stima 2020: $ 9,8 miliardi^[14]

U disignu principia

Aprincipiu di disignuhè un novu disignu persunalizatu per l'implementazione nantu à un FPGA.

• 2005 : 80 000^[15]
• 2008 : 90 000^[16]

Disegnu[edità]

I FPGA cuntempurani anu grandi risorse diporte logicheè blocchi RAM per implementà computazioni digitali cumplessi.Cume i disinni FPGA impieganu tassi d'I / O assai veloci è dati bidirezionaliautobus, diventa una sfida per verificà u timing currettu di dati validi in u tempu di setup è mantene u tempu.

Pianificazione di u pianupermette l'allocazione di risorse in FPGA per risponde à queste limitazioni di tempu.I FPGA ponu esse aduprati per implementà qualsiasi funzione logica chì anASICpò fà.A capacità di aghjurnà a funziunalità dopu a spedizione,riconfigurazione parzialedi una parte di u disignu^[17]è i bassi costi di ingegneria non-recurring relative à un disignu ASIC (ancu à u costu di unità generalmente più altu), offre vantaghji per parechje applicazioni.^[1]

Certi FPGA anu caratteristiche analogiche in più di funzioni digitale.A funzione analogica più cumuna hè un programmableslew ratenantu à ogni pin di output, chì permette à l'ingegnere di stabilisce tassi bassi nantu à pin ligeramente caricati chì altrimentianelluocoppiainaccettabilmente, è per stabilisce tassi più alti nantu à pins assai caricati nantu à i canali d'alta velocità chì altrimenti correranu troppu lentamente.^[18][19]Ancu cumuni sò quartz-oscillatori di cristalli, On-chip resistenza-capacitance oscillators, èloops in fase bloccatacun incrustatuoscillatori cuntrullati in tensioneutilizatu per a generazione è a gestione di l'orologio è ancu per u serializzatore-deserializzatore d'alta velocità (SERDES) trasmette orologi è ricuperazione di l'orologio di u ricevitore.Piuttostu cumuni sò differenzialicomparatorinantu à i pin d'ingressu cuncepiti per esse cunnessisignalazione differenzialecanali.Un pocu "signale mixteFPGAs" anu integratu perifericheconvertitori analogico-digitale(ADC) èconvertitori digitale-analogicu(DAC) cù blocchi di cundizzioni di signali analogichi chì li permettenu di operà cum'è asistema-on-a-chip(SoC).^[20]Tali dispusitivi sfocanu a linea trà un FPGA, chì porta i numeri digitali è zeri nantu à u so tissutu di interconnessione programabile internu, èmatrice analogica programmabile in campu(FPAA), chì porta valori analogichi nantu à u so tissutu di interconnessione programabile internu.

blocchi logici [edità]

Articulu principale:Bloccu logicu

Exemple simplifié d'illustration d'une cellule logique (LUT -Tavola di ricerca, FA -Adder cumpletu, DFF -Flip-flop di tipu D)

L'architettura FPGA più cumuna hè custituita da una serie diblocchi logici(chjamati blocchi logici configurabili, CLB, o blocchi di array logici, LAB, secondu u venditore),I/O pads, è canali di routing.^[1]In generale, tutti i canali di routing anu a listessa larghezza (numaru di fili).Diversi pads I / O ponu accade in l'altezza di una fila o a larghezza di una colonna in l'array.

"Un circuitu di l'applicazione deve esse mappatu in una FPGA cù risorse adeguate.Mentre chì u numeru di CLB / LAB è I / O necessarii hè facilmente determinatu da u disignu, u numeru di piste di routing necessarii pò varià considerablemente ancu trà i disinni cù a stessa quantità di logica.(Per esempiu, ainterruttore à traversarichiede assai più routing di amatrice sistolicacù u listessu numeru di porta.Siccomu e piste di routing inutilizate aumentanu u costu (è diminuite u rendiment) di a parte senza furnisce alcun benefiziu, i pruduttori di FPGA pruvate à furnisce abbastanza piste per chì a maiò parte di i disinni chì si adattanu in termini ditabelle di ricerca(LUT) è I / O ponu esseinstradatu.Questu hè determinatu da stimi cum'è quelli derivati ​​daA regula di l'affittuo da esperimenti cù disinni esistenti ".^[21]Da 2018,network-on-chiparchitetture per routing è interconnessione sò sviluppati.^{[citazione necessaria]}

In generale, un bloccu logicu hè custituitu da uni pochi di cellule logiche (chjamate ALM, LE, slice etc.).Una cellula tipica hè custituita da una LUT a 4 ingressi, asommatore pienu(FA) è aFlip-flop di tipu D.Questi puderanu esse divisu in dui LUT di 3 input.Inmodu normalequelli sò cumminati in una LUT 4-input à traversu u primumultiplexer(mux).Inaritmeticain modu, i so outputs sò alimentati à l'additivu.A selezzione di u modu hè programatu in u sicondu mux.L'output pò esse siasincronuoasincronu, secondu a prugrammazione di u terzu mux.In pratica, sanu o parti di l'additivu sòcullucatu cum'è funzioniin i LUT per salvàspaziu.^[22][23][24]

blocchi duri [edità]

Famiglie FPGA muderne allarganu e capacità sopra per include funzionalità di livellu più altu fissate in siliciu.Avè queste funzioni cumuni incrustate in u circuitu riduce l'area necessaria è dà à queste funzioni una velocità aumentata in paragunà à a custruzzione da primitivi lògichi.Esempii di questi includenumultiplicatori, genericublocchi DSP,processori integrati, logica I/O à alta velocità è integrataricordi.

I FPGA high-end ponu cuntene alta velocitàricetrasmettitori multi-gigabitècore IP duricum'ècore di processore,Ethernet unità di cuntrollu di accessu mediu,PCI/PCI Expresscuntrolli, è cuntrolli di memoria esterni.Questi nuclei esistenu à fiancu à u tela programable, ma sò custruiti foratransistorsinvece di LUT perch'elli anu ASIC-levelprestazioneècunsumu di energiasenza cunsumà una quantità significativa di risorse di tela, lascendu più di u tela liberu per a logica specifica di l'applicazione.I transceivers multi-gigabit cuntenenu ancu circuiti di input è output analogicu d'alta prestazione inseme cù serializzatori è deserializzatori d'alta velocità, cumpunenti chì ùn ponu micca esse custruitu da LUT.Funzionalità di livellu fisicu più altu (PHY) cum'ècodificazione di lineapò esse implementatu o micca à fiancu à i serializzatori è i deserializatori in logica dura, secondu a FPGA.