Attributi di u produttu

Intel revela i dettagli di u chip 3D: capace di stack 100 miliardi di transistori, pensa à lancià in 2023

U chip stacked 3D hè a nova direzzione di Intel per sfida à a Legge di Moore impilando i cumpunenti logici in u chip per aumentà drasticamente a densità di CPU, GPU è processori AI.Cù i prucessi di chip vicinu à un fermu, questu pò esse l'unicu modu per cuntinuà à migliurà u rendiment.

Recentemente, Intel hà presentatu novi dettagli di u so designu di chip 3D Foveros per i prossimi chip Meteor Lake, Arrow Lake è Lunar Lake à a cunferenza di l'industria di i semiconduttori Hot Chips 34.

I rumuri recenti anu suggeritu chì u Meteor Lake di Intel sarà ritardatu per via di a necessità di cambià a tile / chipset GPU di Intel da u node TSMC 3nm à u node 5nm.Mentre Intel ùn hà ancu spartutu infurmazione nantu à u nodu specificu chì utilizerà per a GPU, un rappresentante di a cumpagnia hà dettu chì u nodu pianificatu per u cumpunente GPU ùn hè micca cambiatu è chì u processore hè in traccia per una liberazione puntuale in 2023.

In particulare, sta volta Intel pruducerà solu unu di i quattru cumpunenti (a parte CPU) utilizati per custruisce i so chips Meteor Lake - TSMC pruducerà l'altri trè.I fonti di l'industria indicanu chì u tile GPU hè TSMC N5 (processu 5nm).

Intel hà sparte l'ultime imagine di u processatore Meteor Lake, chì utilizerà u nodu di processu 4 d'Intel (processu 7nm) è prima chjappà u mercatu cum'è un processore mobile cù sei nuclei grossi è dui nuclei chjuchi.I chips Meteor Lake è Arrow Lake copre i bisogni di i mercati di PC mobile è desktop, mentre Lunar Lake serà utilizatu in notebooks sottili è ligeri, chì copre u mercatu 15W è sottu.

L'avanzati in l'imballaggio è l'interconnessioni cambianu rapidamente a faccia di i prucessori muderni.I dui sò oghji impurtanti cum'è a tecnulugia di u nodu di prucessu sottostante - è forse più impurtante in certi modi.

Parechje divulgazioni di Intel u luni cuncintrau nantu à a so tecnulugia di imballaggio 3D Foveros, chì serà aduprata cum'è a basa per i so processori Meteor Lake, Arrow Lake è Lunar Lake per u mercatu di i cunsumatori.Sta tecnulugia permette à Intel di stack vertically small chips nantu à un chip base unificatu cù interconnessioni Foveros.Intel usa ancu Foveros per i so GPU Ponte Vecchio è Rialto Bridge è Agilex FPGA, per quessa puderia esse cunsideratu a tecnulugia sottostante per parechji di i prudutti di a prossima generazione di a cumpagnia.

Intel hà digià purtatu 3D Foveros à u mercatu nantu à i so prucessori Lakefield di pocu vulume, ma u Meteor Lake 4-tile è quasi 50-tile Ponte Vecchio sò i primi chips di a cumpagnia per esse pruduciutu in massa cù a tecnulugia.Dopu à Arrow Lake, Intel hà da passà à a nova interconnessione UCI, chì li permetterà di entre in l'ecosistema di chipset utilizendu una interfaccia standardizzata.

Intel hà revelatu chì metterà quattru chipsets Meteor Lake (chjamati "tiles / tile" in a parolla di Intel) sopra à a strata intermediata passiva Foveros / tile di basa.U tile di basa in Meteor Lake hè diversu da quellu in Lakefield, chì pò esse cunsideratu un SoC in un sensu.A tecnulugia di imballaggio 3D Foveros sustene ancu una strata intermediaria attiva.Intel dice chì usa un prucessu 22FFL ottimizatu à pocu costu è di bassa putenza (u stessu cum'è Lakefield) per fabricà a capa di interposer Foveros.Intel offre ancu una variante aghjurnata 'Intel 16' di stu node per i so servizii di fonderia, ma ùn hè micca chjaru chì versione di u tettu di basa di Meteor Lake Intel utilizerà.

Intel installerà moduli di calculu, blocchi I / O, blocchi SoC è blocchi grafici (GPU) utilizendu processi Intel 4 nantu à questa capa intermediaria.Tutte queste unità sò cuncepite da Intel è utilizanu l'architettura Intel, ma TSMC OEM i blocchi I / O, SoC è GPU in elli.Questu significa chì Intel pruducerà solu i blocchi CPU è Foveros.

I fonti di l'industria filtranu chì l'I / O die è SoC sò fatti nantu à u prucessu N6 di TSMC, mentri a tGPU usa TSMC N5.(Vale da nutà chì Intel si riferisce à a tile I/O cum'è "I/O Expander", o IOE)

I nodi futuri nantu à a strada di Foveros includenu piazzi di 25 è 18 micron.Intel dice chì hè ancu teoricamente pussibule di ottene un spaziu di bump di 1 micron in u futuru utilizendu Hybrid Bonded Interconnects (HBI).