Attributi di u produttu

U costu hè statu unu di i prublemi maiò chì affruntà i chips imballati 3D, è Foveros serà a prima volta chì Intel li hà pruduciutu in un altu voluminu grazia à a so tecnulugia di imballaggio di punta.Intel, però, dice chì i chips pruduciuti in i pacchetti 3D Foveros sò estremamente competitivi di prezzu cù disinni di chip standard - è in certi casi pò ancu esse più prezzu.

Intel hà cuncepitu u chip Foveros per esse u più prezzu pussibule è ancu risponde à l'ubiettivi di rendiment dichjarati di a cumpagnia - hè u chip più prezzu in u pacchettu Meteor Lake.Intel ùn hà ancu spartutu a velocità di l'interconnessione Foveros / tile di basa, ma hà dettu chì i cumpunenti ponu curriri à uni pochi GHz in una cunfigurazione passiva (una dichjarazione chì implica l'esistenza di una versione attiva di a capa intermediaria Intel hè digià sviluppatu). ).Cusì, Foveros ùn hà micca bisognu di u designer per cumprumette nantu à e limitazioni di larghezza di banda o di latenza.

Intel aspetta ancu chì u disignu si scala bè in termini di prestazioni è di costu, chì significa chì pò offre disinni specializati per altri segmenti di u mercatu, o varianti di a versione d'altu rendiment.

U costu di i nodi avanzati per transistor cresce in modu esponenziale cum'è i prucessi di chip di siliciu avvicinanu i so limiti.E cuncepimentu di novi moduli IP (cum'è interfacce I / O) per i nodi più chjuchi ùn furnisce micca assai ritornu di l'investimentu.Dunque, a riutilizazione di piastrelle / chiplets non critichi nantu à i nodi esistenti "abbastanza boni" pò risparmià tempu, costu è risorse di sviluppu, per ùn dì micca di simplificà u prucessu di teste.

Per chips unichi, Intel deve pruvà elementi di chip differenti, cum'è memoria o interfacce PCIe, in successione, chì pò esse un prucessu di tempu.In cuntrastu, i pruduttori di chip ponu ancu pruvà picculi chips simultaneamente per risparmià tempu.e copertine anu ancu un vantaghju in u disignu di chips per intervalli TDP specifichi, postu chì i diseggiani ponu persunalizà diverse chips per adattà à i so bisogni di design.

A maiò parte di sti punti sò familiari, è sò tutti i stessi fatturi chì anu purtatu AMD à u percorsu di u chipset in 2017. AMD ùn era micca u primu à utilizà disinni basati in chipset, ma era u primu fabricatore maiò à aduprà sta filusufìa di cuncepimentu. pruduzzione in massa di chip muderni, qualcosa chì Intel pare avè ghjuntu un pocu tardi.Tuttavia, a tecnulugia di imballaggio 3D pruposta d'Intel hè assai più cumplessa cà u disignu basatu in strati intermediari organici di AMD, chì hà vantaghji è svantaghji.

A diferenza serà eventualmente riflessa in i chips finiti, cù Intel dicendu chì u novu chip stacked 3D Meteor Lake hè previstu per esse dispunibule in 2023, cù Arrow Lake è Lunar Lake chì venenu in 2024.

Intel hà dettu ancu chì u chip di supercomputer Ponte Vecchio, chì averà più di 100 miliardi di transistori, hè previstu di esse in u core di Aurora, u supercomputer più veloce di u mondu.