Novu Originale XC5VLX330T-1FFG1738I Spot Stock FPGA Field Programmable Gate Array Logic Ic Chip Circuiti Integrati

Attributi di u produttu

Segnala Errore di Informazione di u Produttu

Vede simile

Documenti & Media

Classificazioni Ambientali è Export

XC5VLX330T-1FFG1738I Panoramica di FPGA

Utilizendu l'architettura basata in colonna ASMBL (Advanced Silicon Modular Block) di a seconda generazione, u XC5VLX330T-1FFG1738I cuntene cinque piattaforme distinte (sottofamiglie), a più scelta offerta da ogni famiglia FPGA.Ogni piattaforma cuntene un rapportu sfarente di funzioni per risponde à i bisogni di una larga varietà di disinni logici avanzati.In più di u più avanzatu, u tessulu logicu d'altu rendimentu, XC5VLX330T-1FFG1738I FPGA cuntenenu parechji blocchi di u nivellu di u sistema IP duru, cumprese putenti blocchi RAM / FIFO di 36 Kbit, fette DSP 25 x 18 di seconda generazione, tecnulugia SelectIO cù integrata. Impedenza cuntrullata digitalmente, blocchi di interfaccia sincrona di fonte ChipSync, funziunalità di monitor di u sistema,

A serie Xilinx FPGAs (Field Programmable Gate Array) XC5VLX330T-1FFG1738I hè IC FPGA VIRTEX-5 330K 1738FBGA, Vede Sostituti è Alternative cù datasheets, stock, prezzi da Distributori Autorizzati in FPGAkey.com, è pudete ancu circà altri prudutti FPGAkey.com. .

Features
Cinque piattaforme LX, LXT, SXT, TXT è FXT
Compatibilità cross-piattaforma
I dispositi LXT, SXT è FXT sò impronte cumpatibili in u stessu pacchettu cù regulatori di tensione regulabili
Tessutu FPGA più avanzatu, d'alta prestazione, ottima utilizzazione
Clock putente di gestione di l'orologio (CMT).
Blocchi di Digital Clock Manager (DCM) per u buffering di ritardu zero, sintesi di freccia è u cambiamentu di fase di u clock.
Blocchi PLL per filtru di jitter di input, buffering di ritardu zero, sintesi di freccia è divisione di clock in fasi.
36-Kbit blocu RAM / FIFOs
Tecnulugia SelectIO parallela di altu rendiment
1.2 à 3.3 VI/O Operazione
Interfaccia sincrona di fonte cù a tecnulugia ChipSync
Terminazione attiva di impedenza cuntrullata digitalmente (DCI).
I/O banking flexible à grana fine
Supportu di l'interfaccia di memoria à alta velocità
Slice avanzate DSP48E
Opzioni di cunfigurazione flessibili
Capacità di Monitoraghju di u Sistema in tutti i dispositi
Blocchi Endpoint integrati per Disegni PCI Express
Transceivers RocketIO GTP da 100 Mb/s à 3,75 Gb/s
Piattaforme LXT è SXT
Transceivers RocketIO GTX da 150 Mb/s à 6,5 Gb/s
Piattaforme TXT è FXT
Microprocessori PowerPC 440
Solu a piattaforma FXT
L'architettura RISC
Pipeline à 7 tappe
Istruzzioni 32-Kbyte è cache di dati inclusi
Struttura di l'interfaccia di processore ottimizzata (crossbar)
Tecnulugia di prucessu CMOS di cobre 65-nm