XCVU9P-2FLGA2104I - Circuiti Integrati, Incrustati, FPGA (Field Programmable Gate Array)

Principiu di funziunamentu:
I FPGA utilizanu un cuncettu cum'è u Logic Cell Array (LCA), chì internamente hè custituitu di trè parti: u Bloccu Logicu Configurable (CLB), u Bloccu Input Output (IOB) è l'Interconnessione Interna.Field Programmable Gate Arrays (FPGA) sò apparecchi programmabili cù una architettura sfarente di i circuiti logici tradiziunali è arrays di porta cum'è i dispositi PAL, GAL è CPLD.A logica di a FPGA hè implementata carchendu e cellule di memoria statica interna cù dati programati, i valori almacenati in e cellule di memoria determinanu a funzione logica di e cellule logiche è a manera in quale i moduli sò cunnessi l'un à l'altru o à l'I/ O.I valori guardati in e cellule di memoria determinanu a funzione logica di e cellule logiche è a manera in quale i moduli sò ligati l'un à l'altru o à l'I / O, è in ultimamente e funzioni chì ponu esse implementate in a FPGA, chì permette una prugrammazione illimitata. .

Disegnu di chip:
In cunfrontu à l'altri tipi di design di chip, un sogliu più altu è un flussu di cuncepimentu di basa più rigurosu hè generalmente necessariu in quantu à i chip FPGA.In particulare, u disignu deve esse strettamente ligatu à u schematic FPGA, chì permette una scala più grande di design di chip speciale.Utilizendu Matlab è algoritmi di cuncepimentu speciale in C, deve esse pussibule di ottene una trasfurmazione liscia in tutte e direzzione è cusì assicurà chì hè in linea cù u pensamentu attuale di u chip design mainstream.Se questu hè u casu, allora hè di solitu necessariu di fucalizza nantu à l'integrazione ordinata di cumpunenti è a lingua di cuncepimentu currispundenti per assicurà un design di chip usable è leggibile.L'usu di FPGA permette a debugging di bordu, a simulazione di codice è altre operazioni di cuncepimentu cunnesse per assicurà chì u codice attuale hè scrittu in un modu è chì a suluzione di cuncepimentu risponde à i requisiti di cuncepimentu specifichi.In più di questu, l'algoritmi di cuncepimentu deve esse priorità per ottimisà u disignu di u prugettu è l'efficacità di l'operazione di chip.Cum'è un designer, u primu passu hè di custruisce un modulu di algoritmu specificu à quale u codice di chip hè in relazione.Questu hè chì u codice pre-disettu aiuta à assicurà l'affidabilità di l'algoritmu è ottimisimu significativamente u disignu generale di chip.Cù test di debugging è simulazione di bordu cumpletu, deve esse pussibule di riduce u tempu di ciclu cunsumatu in u disignu di u chip sanu à a fonte è ottimisà a struttura generale di u hardware esistente.Stu novu mudellu di disignu di u produttu hè spessu usatu, per esempiu, quandu si sviluppanu interfacce hardware non standard.

A sfida principale in u disignu FPGA hè di familiarizà cù u sistema hardware è i so risorse internu, per assicurà chì a lingua di disignu permette a coordinazione efficace di cumpunenti è per migliurà a leghjibilità è l'utilizazione di u prugramma.Questu hè ancu esigenti elevati à u designer, chì hà bisognu di acquistà sperienza in parechji prughjetti per risponde à i bisogni.

 U disignu di l'algoritmu hà bisognu di fucalizza nantu à a ragiunità per assicurà a finitura finale di u prugettu, per prupone una suluzione à u prublema basatu annantu à a situazione attuale di u prugettu, è per migliurà l'efficienza di l'operazione FPGA.Dopu a determinazione di l'algoritmu deve esse ragiunate per custruisce u modulu, per facilità u disignu di codice dopu.U codice pre-designatu pò esse usatu in u disignu di codice per migliurà l'efficienza è l'affidabilità.A cuntrariu di l'ASIC, i FPGA anu un ciculu di sviluppu più curtu è ponu esse cumminati cù esigenze di disignu per cambià a struttura di l'hardware, chì ponu aiutà e cumpagnie à lancià novi prudutti rapidamente è risponde à i bisogni di u sviluppu di l'interfaccia non standard quandu i protokolli di cumunicazione ùn sò micca maturi.