ordine_bg

prudutti

Novu XQR17V16CC44V Spot Stock FPGA Field Programmable Gate Array Logic Ic Chip Circuiti integrati

breve descrizzione:


Detail di u produttu

Tags di u produttu

Specificazioni  
Categoria di memoria PROM
Densità 16777 kbit
Numero di parolle 2000 k
Bits per Word 8 bits
Tipu di pacchettu CERAMICA, LCC-44
Pins 44
Famiglia logica CMOS
Tensione di supply 3,3 V
Temperature di funziunamentu -55 à 125 C (-67 à 257 F)

Xilinx introduce a serie QPro ™ XQR17V16 d'alta densità PROM di cunfigurazione QML indurita da radiazione chì furnisce un metudu faciule d'utilizà è costu-efficace per almacenà grandi bitstream di cunfigurazione FPGA Xilinx.U XQR17V16CC44V hè un dispositivu 3.3V cù una capacità d'almacenamiento di 16 Mb è pò operà in modu seriale o byte-wide.per un diagramma di bloccu simplificatu di l'architettura di u dispositivu XQR17V16.

Quandu l'FPGA hè in modalità Master Serial, genera un clock di cunfigurazione chì guida a PROM.Un cortu tempu d'accessu dopu à u clock clock ascendente, i dati appariscenu nantu à u pin di output PROM DATA chì hè cunnessu à u pin FPGA DIN.L'FPGA genera u numeru appropritatu di pulsazioni di clock per cumpiendu a cunfigurazione.Una volta cunfigurata, disattiva a PROM.Quandu u FPGA hè in modalità Slave Serial, a PROM è a FPGA devenu esse clocked da un signale entrante.

Quandu l'FPGA hè in u modu Master SelectMAP, genera u clock di cunfigurazione chì guida a PROM è l'FPGA.Dopu à u CCLK in crescita, i dati sò dispunibuli nantu à i pins PROM DATA (D0-D7).I dati seranu chjockatu in a FPGA nantu à u seguitu rising edge di u CCLK.Quandu u FPGA hè in modalità Slave SelectMAP, a PROM è a FPGA devenu esse clocked da un signale entrante.Un oscillatore freerunning pò esse usatu per guidà u CCLK.Dispositivi multipli ponu esse cuncatenati usendu l'output CEO per guidà l'input CE di u dispositivu seguente.L'inputs di u clock è l'output DATA di tutti i PROM in questa catena sò interconnessi.Tutti i dispusitivi sò cumpatibili è ponu esse cascata cù altri membri di a famiglia.Per a prugrammazione di u dispositivu, o u software Xilinx ISE Foundation o ISE WebPACK compila u schedariu di disignu FPGA in un formatu standard Hex, chì hè dopu trasferitu à a maiò parte di i programatori PROM cummerciale.

Features
• Latch-Up Immune à LET> 120 MeV/cm2/mg
• TID garantitu di 50 kRad(Si) per spec 1019.5
• Fabricatu nantu à u Substrate Epitaxial
• capacità di almacenamiento 16Mbit
• U funziunamentu guarantisci nantu à una gamma di temperatura militare completa: -55 ° C à + 125 ° C
• Memoria di sola lettura programmabile una volta (OTP) pensata per almacenà i bitstreams di cunfigurazione di i dispositi Xilinx FPGA
• Modi di cunfigurazione Dual
♦ Configurazione seriale (finu à 33 Mb/s)
♦ Parallela (finu à 264 Mb/s à 33 MHz)
• Interfaccia simplice à i Xilinx QPro FPGA
• Cascadable per almacenà più o più bitstreams
• Reset polarità programmable (attivu High o attivu Low) per a cumpatibilità cù diverse soluzioni FPGA
• Prucessu flottante-porta CMOS di bassa putenza
• Tensione di supply 3.3V
• Disponibile in pacchetti ceramica CK44 (1)
• Supportu di prugrammazione da i principali pruduttori di programatori
• Supportu di cuncepimentu cù i pacchetti software ISE Foundation o ISE WebPACK
• Guaranteed 20 anni vita data retenzioni
Prugrammazione
I dispusitivi ponu esse programati nantu à i programatori furniti da Xilinx o venditori qualificati di terzu.L'utilizatore deve assicurà chì l'algoritmu di prugrammazione appropritatu è l'ultima versione di u software di prugrammazione sò utilizati.A scelta sbagliata pò dannà permanentemente u dispusitivu.
Descrizzione
• Latch-Up Immune à LET> 120 MeV/cm2/mg
• TID garantitu di 50 kRad(Si) per spec 1019.5
• Fabricatu nantu à u Substrate Epitaxial
• capacità di almacenamiento 16Mbit
• U funziunamentu guarantisci nantu à una gamma di temperatura militare completa: -55 ° C à + 125 ° C
• Memoria di sola lettura programmabile una volta (OTP) pensata per almacenà i bitstreams di cunfigurazione di i dispositi Xilinx FPGA
• Modi di cunfigurazione Dual
♦ Configurazione seriale (finu à 33 Mb/s)
♦ Parallela (finu à 264 Mb/s à 33 MHz)
• Interfaccia simplice à i Xilinx QPro FPGA
• Cascadable per almacenà più o più bitstreams
• Programmable resetten polarity (attivu High o attivu
Low) per a cumpatibilità cù diverse soluzioni FPGA
• Prucessu flottante-porta CMOS di bassa putenza
• Tensione di supply 3.3V
• Disponibile in pacchetti ceramica CK44 (1)
• Supportu di prugrammazione da u prugrammatore di punta
i pruduttori
• Supportu di cuncepimentu cù a Fundazione ISE o ISE
Pacchetti di software WebPACK
• Guaranteed 20 anni vita data retenzioni


  • Previous:
  • Next:

  • Scrivite u vostru missaghju quì è mandate à noi