Merrillchip Novu è Originale in magazzinu Componenti elettronici circuit integratu IC DS90UB928QSQX/NOPB

1.

FPDLINK hè un bus di trasmissione differenziale d'alta velocità cuncepitu da TI, utilizatu principalmente per trasmette dati di l'imaghjini, cum'è a camera è i dati di visualizazione.U standard hè in constante evoluzione, da u paru originale di linee chì trasmettenu 720P @ 60fps à l'attuale capacità di trasmette 1080P @ 60fps, cù chips successivi chì supportanu risoluzioni d'imaghjini ancu più elevate.A distanza di trasmissione hè ancu assai longa, righjunghjendu circa 20 m, facendu ideale per l'applicazioni automobilistiche.

FPDLINK hà un canale in avanti d'alta veloce per a trasmissione di dati d'imaghjini à alta velocità è una piccula parte di dati di cuntrollu.Ci hè ancu un canale di retrocede relativamente bassu per a trasmissione di l'infurmazioni di cuntrollu inversu.I cumunicazioni in avanti è in daretu formanu un canali di cuntrollu bidirezionale, chì porta à u disignu intelligente di l'I2C in FPDLINK chì serà discututu in questu documentu.

FPDLINK hè utilizatu cù un serializzatore è un deserializzatore assuciatu inseme, u CPU pò esse cunnessu sia à u serializzatore sia à u deserializzatore, secondu l'applicazione.Per esempiu, in una applicazione di càmera, u sensoru di a camera si cunnetta à u serializzatore è manda dati à u deserializzatore, mentre chì u CPU riceve i dati mandati da u deserializzatore.In una applicazione di visualizazione, u CPU manda dati à u serializzatore è u deserializatore riceve i dati da u serializzatore è l'envia à a pantalla LCD per a visualizazione.

2.

L'i2c di u CPU pò esse cunnessu à l'i2c di u serializzatore o di u deserializzatore.U chip FPDLINK riceve l'informazione I2C mandata da u CPU è trasmette l'informazione I2C à l'altru finale via FPDLINK.Comu sapemu, in u protokollu i2c, u SDA hè sincronizatu via SCL.In l'applicazioni generale, i dati sò latched on the rising edge of SCL, chì esige chì u maestru o slave per esse prontu per e dati nantu à u caduta di SCL.In ogni casu, in FPDLINK, postu chì a trasmissione FPDLINK hè cronometrata, ùn ci hè micca prublema quandu u maestru manda dati, à u più u slave riceve i dati uni pochi di clock dopu chì u maestru manda, ma ci hè un prublema quandu u slave risponde à u maestru. , per esempiu, quandu u slave risponde à u maestru cù un ACK quandu l'ACK hè trasmessu à u maestru, hè digià più tardi di u tempu mandatu da u slave, vale à dì chì hà digià passatu u ritardu FPDLINK è pò esse mancatu u rising. bordu di u SCL.

Fortunatamente, u protocolu i2c piglia in contu sta situazione.i2c spec specifica una pruprietà chjamata i2c stretch, chì significa chì l'i2c slave pò tirà l'SCL prima di mandà l'ACK s'ellu ùn hè micca prontu per chì u maestru fallirà quandu prova à tirà l'SCL up in modu chì u maestru continuà à pruvà. tira u SCL è aspittà per u, Per quessa, quandu analizà a forma d'onda i2c nantu à u latu Slave FPDLINK, truvamu chì ogni volta chì a parte di l'indirizzu schiavu hè mandatu, ci sò solu 8 bits, è l'ACK serà rispostu dopu.

U chip FPDLINK di TI sfrutta pienamente sta funzione, invece di trasmette solu a forma d'onda i2c ricevuta (vale à dì mantene a stessa velocità di baud cum'è u mittente), ritrasmette i dati ricevuti à a velocità di baud stabilita in u chip FPDLINK.Questu hè dunque impurtante di nutà quandu analizà a forma d'onda i2c da u latu Slave FPDLINK.U baud rate di CPU i2c pò esse 400K, ma u baud rate i2c in u latu slave FPDLINK hè 100K o 1M, secondu i paràmetri SCL alta è bassa in u chip FPDLINK.