Attributi di u produttu

L'apparecchi di sicurezza cuntinueghjanu à evoluzione

A prossima generazione di implementazioni di sicurezza di rete cuntinueghja à evoluzione è sottumette un cambiamentu architettonicu da a copia di salvezza à l'implementazioni in linea.Cù l'iniziu di implementazioni 5G è l'aumentu esponenziale di u numeru di i dispositi cunnessi, ci hè una necessità urgente per l'urganisazioni di rivisite è mudificà l'architettura utilizata per implementazioni di sicurezza.I requisiti di throughput è di latenza 5G trasformanu e rete d'accessu, mentre chì à u stessu tempu necessitanu una sicurezza supplementaria.Questa evoluzione porta i seguenti cambiamenti in a sicurità di a rete.

1. più altu L2 (MACSec) è L3 throughputs di sicurità.

2. u bisognu di analisi pulitica-basatu à u latu bordu / accessu

3. security-based appiicazioni abbisogna supiriuri throughput è connectivity.

4. l'usu di AI è machine learning per l'analisi predittiva è l'identificazione di malware

5. l'implementazione di novi algoritmi criptografici chì guidanu u sviluppu di a criptografia post-quantum (QPC).

Inseme à i requisiti sopra, tecnulugie di rete cum'è SD-WAN è 5G-UPF sò sempre più aduttate, chì esige l'implementazione di slicing di rete, più canali VPN è una classificazione di pacchetti più profonda.In l'attuale generazione di implementazioni di sicurezza di rete, a maiò parte di a sicurezza di l'applicazioni hè trattata cù u software chì funziona nantu à u CPU.Mentre a prestazione di CPU hè aumentata in quantu à u numeru di nuclei è a putenza di trasfurmazioni, i requisiti di u throughput crescente ùn ponu ancu esse risolti da una implementazione di software pura.

I requisiti di sicurezza di l'applicazioni basati nantu à a pulitica cambianu constantemente, cusì a maiò parte di e soluzioni dispunibuli dispunibuli ponu solu gestisce un set fissu di intestazioni di trafficu è protokolli di criptografia.A causa di queste limitazioni di software è implementazioni basate in ASIC fissi, u hardware programabile è flessibile furnisce a suluzione perfetta per implementà a sicurezza di l'applicazioni basata nantu à a pulitica è risolve e sfide di latenza di altre architetture programabili basate in NPU.

U SoC flessibile hà una interfaccia di rete cumplettamente indurita, IP criptografica, è logica è memoria programmabile per implementà milioni di regule di pulitica attraversu un processu di applicazioni stateful cum'è TLS è i motori di ricerca di espressione regulare.

I dispositi adattivi sò a scelta ideale

L'usu di i dispositi Xilinx in i dispositi di sicurezza di a prossima generazione ùn solu affronta i prublemi di throughput è di latenza, ma altri benefici includenu l'abilitazione di e tecnulugia novi cum'è mudelli di apprendimentu di macchina, Secure Access Service Edge (SASE), è criptografia post-quantum.

I dispositi Xilinx furniscenu a piattaforma ideale per l'accelerazione hardware per queste tecnulugii, postu chì i requisiti di prestazione ùn ponu esse soddisfatti cù implementazioni solu di software.Xilinx sviluppa continuamente è aghjurnà IP, strumenti, software è disinni di riferimentu per e soluzioni di sicurezza di rete esistenti è di prossima generazione.

Inoltre, i dispositi Xilinx offrenu architetture di memoria di punta à l'industria cù l'IP di ricerca soft di classificazione di flussu, chì li facenu a megliu scelta per a sicurità di a rete è l'applicazioni firewall.

Utilizà FPGA cum'è processori di trafficu per a sicurità di a rete

U trafficu da è da i dispositi di sicurità (firewalls) hè criptatu à parechji livelli, è a criptografia / decifrazione L2 (MACSec) hè trattata à i nodi di rete di u ligame (L2) (switch è router).L'elaborazione oltre l'L2 (layer MAC) include tipicamente un'analisi più profonda, a decifrazione di tunnel L3 (IPSec) è u trafficu SSL cifratu cù u trafficu TCP / UDP.L'elaborazione di pacchetti implica l'analisi è a classificazione di i pacchetti entranti è l'elaborazione di grandi volumi di trafficu (1-20M) cù un altu throughput (25-400Gb/s).

A causa di u gran numaru di risorse di computing (core) necessarii, NPU ponu esse aduprati per un processamentu di pacchetti di velocità relativamente più altu, ma a bassa latenza, u processu di trafficu scalabile d'altu rendimentu ùn hè micca pussibule perchè u trafficu hè processatu cù core MIPS / RISC è scheduling such cores. basatu nantu à a so dispunibilità hè difficiule.L'usu di l'apparecchi di sicurezza basati in FPGA pò eliminà in modu efficace queste limitazioni di l'architetture basate in CPU è NPU.