XC7Z007S-1CLG225I IC SOC CORTEX-A9 667MHZ 225BGA cumpunenti elettronichi ic chips circuiti integrati propiu stock BOM Service
Attributi di u produttu
TIPU | DESSCRIPTION |
categuria | Circuiti integrati (IC) |
Mfr | AMD Xilinx |
Serie | Zynq®-7000 |
Pacchettu | vassa |
Paquet Standard | 160 |
Status di u produttu | Attivu |
Architettura | MCU, FPGA |
Processore core | Single ARM® Cortex®-A9 MPCore™ cù CoreSight™ |
Dimensione Flash | - |
Dimensione RAM | 256 KB |
periferiche | DMA |
Connettività | CANbus, EBI/EMI, Ethernet, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
Velocità | 667 MHz |
Attributi primari | Artix™-7 FPGA, 23K cellule logiche |
Temperature di funziunamentu | -40 °C ~ 100 °C (TJ) |
Pacchettu / Casu | 225-LFBGA, CSPBGA |
Paquet di Dispositivi Fornitore | 225-CSPBGA (13×13) |
Numero di I/O | 54 |
U numeru di produttu di basa | XC7Z007 |
Cina appruva l'acquisizione di Xilinx da AMD cù 5 cundizioni!
U 27 d'ottobre di u 2020, AMD hà annunziatu chì acquisterà Xilinx (Xilinx) per 35 miliardi $ in un accordu di tutti i stock.L'accordu, ancu esse appruvatu à l'unanimità da i cunsiglii di amministrazione di i dui partiti, deve ancu esse appruvatu da l'azionisti di i dui partiti, cù l'appruvazioni regulatori di diversi paesi, cumprese, sicuru, a Cina.
Recentemente, l'Uffiziu Antimonopoliu di l'Amministrazione Statale di Supervisione è Amministrazione di u Mercatu di a Cina hà annunziatu a decisione di appruvà a revisione anti-monopoliu di l'acquistu di una participazione in Xilinx da Chaowei Semiconductor Corporation cù cundizioni restrittivi supplementari (l'"Annunziu"), appruvendu. l'acquistu di Xilinx da AMD è sbulicà l'ostaculu regulatori finali per l'acquistu.
Sicondu l'Annunziu, dopu à un annu di riceve a dichjarazione anti-monopoliu di cuncentrazione di l'operatore in u casu di l'acquistu di Xilinx da AMD u 19 di ghjennaghju di u 2021, è di archiviu u casu dopu chì u candidatu hà supplementatu i so materiali di dichjarazione, l'Amministrazione Generale di u Regulamentu di u Mercatu. (GAMR) hà decisu di appruvà u casu cù cundizioni restrittivi.
E fusioni sò permesse, ma senza vendite in bundle o discriminazione contru i clienti chinesi
Hè impurtante di capisce chì l'acquisizioni cù operazioni transfrontaliere necessitanu appruvazioni regulatori da parechji regulatori chjave di u mercatu in u mondu.Nanzu, i Stati Uniti, u Regnu Unitu è a UE avianu digià sbulicatu l'acquistu, è avà chì a Cina hà appruvatu u casu, significa chì AMD hà da pudè cumpiendu i so piani di acquisizione in u primu trimestre di u 2022.
Hè da nutà, però, chì l'appruvazioni di l'acquistu di Xilinx da AMD da l'Amministrazione Generale Cinese di u Regulamentu di u Mercatu vene cun cundizioni restrittivi supplementari, chì esigenu e duie parti à a transazzione è l'entità post-concentrazione per cumpiendu e seguenti obligazioni.
(i) Quandu vende CPU SuperPower, GPU SuperPower, è Celeris FPGA à u mercatu in Cina, ùn deve micca in alcun modu obligà a vendita ligata o aghjunghje qualsiasi altre cundizione cummerciale irragionevule;ùn impediscenu o restringenu i clienti à cumprà o aduprà i prudutti sopra individualmente;è ùn discriminanu micca i clienti chì acquistanu i prudutti sopra individualmente in quantu à u livellu di serviziu, u prezzu, e funzioni di u software, etc.
(b) Promuove ancu a cooperazione pertinente basata nantu à a cooperazione esistente cù l'imprese in Cina è cuntinueghja à furnisce CPU Chaowei, GPU Chaowei, FPGA Xilinx, è software è accessori cunnessi à u mercatu in Cina in seguitu à i principii di equità, ragionevolezza è non- discriminazione.
(iii) Assicurà a flessibilità è a prugrammabilità di i FPGA Xilinx, cuntinuà à sviluppà è assicurà a dispunibilità di a linea di prudutti Xilinx FPGA, è assicuratevi chì hè sviluppata in una manera cumpatibile cù i processori basati in ARM è in cunfurmità cù i piani di Xilinx prima di a Transazzione. .
(iv) cuntinuà à assicurà l'interoperabilità di CPU Chaowei, GPU Chaowei è Celeris FPGA venduti à u mercatu in Cina cù CPU, GPU è FPGA di terzu;u livellu di interoperabilità sopra ùn deve esse più bassu di u livellu di interoperabilità di CPU Chaowei, GPU Chaowei è Celeris FPGA;L'infurmazioni, e funzioni è i campioni riguardanti l'aghjurnamentu di l'interoperabilità seranu furniti à u terzu in 90 ghjorni dopu à l'aghjurnamentu di CPU, GPU è FPGA.
(v) Pigliate misure per prutege l'infurmazioni di i fabricatori di CPU, GPU è FPGA di terzu è entra in accordi di cunfidenziale cù i fabricatori di CPU, GPU è FPGA di terzu;almacenà l'infurmazioni cunfidenziale di i produttori di CPU, GPU è FPGA di terze parti in sistemi hardware separati è mutualmente esclusivi.